Tras su impactante presentación en el CES 2026, han salido a la luz los primeros análisis detallados de la arquitectura EPYC Venice de AMD. Esta nueva generación, basada en núcleos Zen 6C, no solo marca el debut de los 2nm de TSMC en el sector de los centros de datos, sino que redefine la densidad de computación con un incremento masivo en el área del die y el conteo de núcleos.
El salto a los CCD de 32 núcleos: Mayor tamaño, mayor potencia
El corazón de EPYC Venice es el nuevo chiplet de computación (CCD) con arquitectura Zen 6C. A diferencia de la generación anterior (Zen 5C) que albergaba 16 núcleos por chiplet, AMD ha logrado duplicar la densidad hasta los 32 núcleos por CCD.
Este incremento tiene un impacto directo en el tamaño físico: cada CCD Zen 6C mide aproximadamente 155 $mm^2$, fabricado bajo el proceso N2P de TSMC. En comparación con los 85 $mm^2$ de los CCD Zen 5C (3nm), hablamos de un aumento del 82.3% en superficie. Este espacio adicional no es casualidad; además de duplicar los núcleos, AMD ha integrado 128 MB de caché L3 por chiplet, alcanzando un total asombroso de 1024 MB en el procesador completo.
Imagen: @highyieldYT
Infraestructura de E/S: La apuesta por el doble IOD
Una de las sorpresas técnicas más relevantes para los administradores de sistemas e ingenieros en España y Latinoamérica es el nuevo subsistema de entrada/salida. EPYC Venice incorpora dos dies de I/O (IOD) masivos de 375 $mm^2$ cada uno, fabricados en 6nm.
Sumando ambos, Venice dedica 750 $mm^2$ exclusivamente a la gestión de memoria, líneas PCIe y aceleradores de IA. Esto supone un cambio radical frente al IOD único de 426 $mm^2$ de la serie Turin, sugiriendo una escalabilidad de ancho de banda sin precedentes para cargas de trabajo críticas.
Comparativa Técnica: EPYC Venice vs. Turin
| Característica | EPYC 9006 "Venice" (Zen 6C) | EPYC 9005 "Turin" (Zen 5C) |
| Núcleos / Hilos | 256 / 512 | 192 / 384 |
| Proceso de Fabricación | TSMC 2nm (N2P) | TSMC 3nm (N3E) |
| Tamaño CCD | ~155 $mm^2$ (32 núcleos) | ~85 $mm^2$ (16 núcleos) |
| Configuración IOD | 2 x 375 $mm^2$ | 1 x 426 $mm^2$ |
| Caché L3 Total | 1024 MB | 384 MB |
Impacto en el Sector y Competencia
AMD promete una mejora de rendimiento y eficiencia superior al 70%, con un incremento en la densidad de hilos por encima del 30%. Con estas cifras, Venice se posiciona como el rival directo de los procesadores Diamond Rapids de Intel (basados en el nodo 18A), estableciendo una nueva era en la eficiencia energética para infraestructuras de nube y computación de alto rendimiento (HPC).
Tabla: Wccftech
