A falta de un par de semanas (7 noviembre) para la llegada a las tiendas del AMD Ryzen 7 9800X3D siguen filtrándose detalles sobre los mismos que, por su proximidad en fechas deberían ser correctos y no simples rumores. AMD aprovechó la semana de la llegada de los Intel Arrow Lake para dar como oficial su nuevo procesador con 3DV-Caché basado en la arquitectura Zen 5 y por lo tanto detallar sus especificaciones técnicas.
De momento lo que hará AMD es poner a la venta el producto estrella para gaming que es el Ryzen 7 9800X3D y dejará las variantes de 12 y 16 núcleos para más adelante, algunos rumores nos situaban en el CES 2025 y otros que esto ocurriría antes. Sea como sea AMD ha estado diciendo que estos procesadores incorporarán caché apilada de segunda generación con mejoras en la gestión térmica y que gracias a ello se podrán alcanzar mayores frecuencias de trabajo.
Ahora varios sitios webs habrían encontrado la filtración de cómo se habría mejorado la disipación de los núcleos que hay debajo de la caché 3DV apilada y es que AMD lo que habría hecho es invertir el apilado de los distintos elementos y si bien hasta ahora con los Ryzen 5000X3D y 7000X3D la caché se ponía encima del chiplet o CCD que contiene los núcleos x86 ahora se habría decidido poner la caché debajo o lo que es lo mismo, el CCD encima de la caché.
Está claro que este cambio permite que el IHS y por lo tanto el disipador estará más cerca del CCD y éste se refrigerará de forma más eficiente, por contra la caché extra apilada se calentará más que en la actualidad, debemos suponer que el calor generado de ambos elementos es notablemente distinto y más equilibrado con este cambio que habría introducido AMD.
En algunas diapositivas de AMD había el logo de X3D Reimagined, parece que este probable cambio del orden de apilado de los componentes es coherente con la frase que esgrime AMD.
Finalmente TechPowerUp especula que con este cambio AMD podría estar pensando en para el futuro en añadir caché extra también en la caché más próxima y conocida como L2 que estaría conectada directamente vía los TSVs, pero esto sería ya para cuando lleguen los procesadores basados en Zen 6, así que aún falta mucho para ver si aciertan en este segundo aspecto.
