El rendimiento de Zen 5, la próxima arquitectura CPU de AMD, podría ser espectacular. Se espera una mejora enorme por núcleo que podría llegar a ser de un 40% frente a la generación actual, y gracias a la información que ha compartido TechPowerUp sabemos un poco mejor por dónde podrían venir esas mejoras.
La información filtrada dice que esa mejora de hasta un 40% no sería a nivel de IPC ni en pruebas normales, sino que se produciría solo en pruebas sintéticas que utilicen instrucciones AVX-512. Para conseguir esa mejora de rendimiento tan grande en esa prueba en concreto AMD habría utilizado una unidad FPU de 512 bits auténtica, en vez de recurrir a una configuración dual de 256 bits para trabajar con instrucciones AVX-512.
Esto permitiría una mejora muy grande de rendimiento también en aplicaciones y cargas de trabajo que utilizan instrucciones AVX-512 y VNNI, y la inteligencia artificial es una de ellas. La compañía también habría aumentado la capacidad de la L1 DTLB, las colas de carga y almacenamiento se habrían agrandado para poder trabajar de forma adecuada con la nueva FPU, la caché L1 de datos habría doblado su ancho de banda y su tamaño en un 50%, pasando de 32 KB a 48 KB, y la caché L2 se habría mantenido en un 1 MB por núcleo.
Los pipelines de ejecución también habrían aumentado de 8 a 10 en Zen 5, y la latencia de la FPU se habría reducido a un ciclo. Parece que Zen 5 va a representar un avance importante para AMD, y que podría llegar a poner las cosas muy difíciles a Intel, que competirá con Arrow Lake, una generación que supondrá la llegada del diseño "tile" de Meteor Lake a los procesadores de escritorio.
