Intel tiende a marcarse objetivos importantes, tanto que en ocasiones acaban siendo tan complicados que la compañía no es capaz de cumplirlos. Durante la HotChips de este año la compañía ha dicho que espera poder alcanzar el billón de transistores en un único empaquetado, un logro muy complicado, aunque no tiene por qué ser imposible.
Para conseguirlo Intel tiene de su lado a Foveros y la confirmación de que el futuro pasa por interconectar y apilar chips. Ahora mismo, Ponte Vecchio suma 100.000 millones de transistores distribuidos en 47 chiplets, y ofrece una potencia de 52 TFLOPs en FP32 y FP64. Con la utilización de nuevos diseños basados en Foveros y EMIB (Embedded Multi-Die Interconnect Bridge), la compañía cree que sería capaz de alcanzar ese billón de transistores.
La integración de un billón de transistores en un único empaquetado no debe ser confundida con un único encapsulado. El encapsulado es lo que da forma a cada chiplet, mientras que el empaquetado es la agrupación de todos los chiplets. Por ejemplo, en Ponte Vecchio tenemos 47 chiplets con sus encapsulados, y un único empaquetado sobre el que se colocarán los sistemas de refrigeración pertinentes.
En teoría, Intel podría utilizar interconexiones de enlace híbrido con una distancia de 1 micrón y mezclar múltiples mosaicos superiores con bases producidas en diferentes nodos de proceso, lo que supondría un avance importante de cara a la consecución de ese objetivo.
Intel no ha concretado qué rendimiento se puede esperar de la conexión de bloques basada en Foveros, pero ha dicho que esta tecnología está diseñada para funcionar a varios GHz incluso en una configuración pasiva.
