El zócalo SP5 mide 7,5 cm x 7,2 cm y está pensado para alojar los procesadores EPYC de la serie 7004 "Genoa" con cores Zen4 con hasta 96 cores y los "Bergamo" con cores Zen4c de hasta 128 cores. Las primeras fotos de una placa para estos EPYC de siguiente generación se han dejado ver en ServeTheHome.
El diseño del zócalo coincide con lo visto en la filtración del pasado año que tuvo lugar tras el hackeo de Gigabyte. Tenemos memoria DDR5 en configuración de 12 canales. Cada uno de los cuatro segmentos del zócalo SP5 está conectado a uno de los subcanales de cada uno de los 12 DIMMs.
De momento, no está claro si veremos el zócalo SP5 en la familia AMD Threadripper. Los procesadores Genoa tendrán 96 cores y 192 hilos con tecnología TSMC N5 con cores Zen4. De momento tampoco sabemos si habrá EPYC 7004 con memoria 3D V-Cache, como los Milan-X del pasado año.
Genoa estaría llegando a los primeros clientes y se lanzará oficialmente a finales de 2022. Genoa y Bergamos serán los primeros procesadores que usarán el zócalo SP5. La siguiente generación "Turin" llegaría, como mínimo, en 2023.
| RUMORED AMD EPYC Processor Series Specifications |
|---|
| VideoCardz | 7001 “Naples” | 7002 “Rome” | 7003 “Milan”
7003 “Milan-X” (*) | 7004 “Genoa” | 7004 “Bergamo” | 7005 “Turin” |
|---|
| Launch | 2017 | 2019 | 2021 | 2022 | 2022 | 2023/2024 |
|---|
| Architecture | 14nm Zen | 7nm Zen2 | 7nm Zen3 | 5nm Zen4 | 5nm Zen4c | Zen5 |
|---|
| Socket | SP3 (LGA4094) | SP3 (LGA4094) | SP3 (LGA4094) | SP5 (LGA-6096) | SP5 (LGA-6096) | SP5 (LGA-6096) |
|---|
| Modules/Chiplets | | | | | | TBC |
|---|
| Max Cores | | | | | | |
|---|
| Max Clock | | | | TBC | TBC | TBC |
|---|
| L2 Cache Per Core | 0.5 MB | 0.5 MB | 0.5 MB | 1 MB | TBC | TBC |
|---|
| L3 Cache Per CCX | 8 MB | 8 MB | 32 MB / 96 MB (*) | 32 MB | TBC | TBC |
|---|
| Memory Channels | | | | | | |
|---|
| Memory Support | | | | | | |
|---|
| PCIe Lanes | | | | | TBC | TBC |
|---|
| Max cTDP | | | | | TBC | |
|---|
