El gigante del chip no necesita dominar el mercado de CPUs x86, al menos según Bob Swan, pero está claro que dicho mercado es el núcleo central de la compañía, y que los avances que ha conseguido AMD con Zen le han hecho daño.
Intel sigue trabajando en una respuesta sólida a Zen 2, pero los problemas que ha tenido con el salto al proceso de 10 nm y las limitaciones del proceso de 14 nm le impiden dar forma a una solución efectiva con la que contestar de verdad a la firma de Sunnyvale.
La compañía se encuentra ahora mismo en "modo de reducción de daños" hasta que pueda contestar de forma más agresiva. Esto no ocurrirá, al menos, hasta finales de 2022 o mediados de 2021, fechas en las que Intel lanzará por fin los primeros procesadores Ice Lake S, fabricados en 10 nm y centrados en el rendimiento.
Gracias a la hoja de ruta que ha publicado Intel hemos podido descubrir los planes que tiene la compañía de Santa Clara para los próximos diez años. Es interesante, pero en ella hay cosas importantes que matizar. Es cierto que la compañía ya ha lanzado procesadores en 10 nm, pero estos se limitan a la serie Core 10 de bajo consumo y de consumo ultra bajo, no tiene nada todavía en el sector de alto rendimiento.
El salto a los 7 nm y a la litografía ultravioleta extrema aparece marcado para 2021. En 2023 Intel espera dar el salto a los 5 nm y mantener, desde ahí, una evolución continuada con reducciones de proceso cada dos años que nos llevará a los 3 nm en 2025, 2 nm en 2027 y 1,4 nm en 2029.
Con todo parece que Intel quiere volver al modelo Tick-Tock que tan bien le funcionó años atrás, lo que significa sacar una nueva arquitectura cada dos años y el año intermedio hacer una mejora del proceso de fabricación. También hay otro apunte en todo ello, parece que Intel se plantea hacer lo que vimos en las noticias de Rocket Lake: diseñar algo a un proceso de fabricación pero adaptarlo para que también funcione a un proceso peor pero más refinado, algo que llaman "backporting".
Habrá que esperar a ver cómo resuelve Intel los desafíos que supone romper la barrera de los 3 nm, un nivel que, según los expertos, representa el límite teórico del silicio, al menos manteniendo los diseños actuales.
