Samsung ha confirmado que gracias al salto al proceso de 3 nm podrá ofrecer semiconductores con una densidad de transistores superior, un consumo más bajo y un área sensiblemente menor frente a los procesos de 7 nm y 5 nm.
Al hablar de procesos de fabricación a diferentes escalas nanométricas es importante recordar que no todos son iguales. Las diferencias pueden llegar a ser muy marcadas, no solo en lo que respecta al diseño de puertas lógicas de los transistores, sino también en la densidad de los mismos.
Así, aunque el proceso de 3 nm de Samsung será inferior al de 7 nm de Intel se estima que la segunda será capaz de alcanzar una mayor densidad de transistores. Esto significa que dicho proceso tendrá una complejidad superior a pesar de la diferencia de tamaño.
Volviendo Samsung la compañía surcoreana estima una reducción del área del chip de un 45% con el salto al proceso de 3 nm. También ha comentado que podrán reducir el consumo hasta en un 50%, o mantener el consumo ofreciendo una mejora de rendimiento del 35%.
Con cada reducción de proceso nos acercamos cada vez más al límite teórico del silicio, una realidad que estamos "rozando" con el salto a los 3 nm. Puede que los grandes del sector logren llevar a cabo pequeñas reducciones más allá de ese proceso gracias a la combinación de diferentes materiales, pero estamos a punto de "tocar techo".
