IBM está investigando el uso de nuevos materiales y procesos para fabricar chips con un tamaño de transistor incluso menor que los 7 nm actuales. En concreto, están trabajando en un área llamada deposición selectiva, que permitirá solventar los obstáculos que surgen cuando se trata de crear circuitos electrónicos en obleas de silicio con un tamaño de los transistores de tan solo 7 nm o menores. Esta técnica podría ser el reemplazo de EUV, que es la tecnología que Samsung empleará a partir de ahora para fabricar sus chips de 7 nm.
Con los métodos tradicionales, es necesario recubrir las obleas con un sustrato sensible a las radiaciones empleadas en las técnicas litográficas, para después "revelar" el patrón de circuitos para pasar a depositar un material inorgánico y eliminar el sustrato sobrante. Pero el método desarrollado por IBM permite depositar el material inorgánico sin tanta parafernalia, y a escala nanoscópica.
Uno de los tres métodos de deposición selectiva se llama "deposición atómica de capa" y trabaja a una escala a nivel de átomo. Está pensado aplicar este método ya para los 7 nm, pero también para tecnologías de fabricación más avanzadas en el nodo de 5 nm y más allá. De momento tenemos 7 nm para un par de años, pero dos años son muy poco tiempo en tecnología. Como siempre, mencionar que Intel sigue anclada en los 14 nm a la espera de dar el salto a los 10 nm el año próximo.
