Pues sí, ya hablamos de la tecnología de 2 nm cuando aún estamos por la de 7 nm y empezando la de 5 nm. En este caso, se menciona que para el nodo de 2 nm, TSMC usará la tecnología de fabricación GAA o Gate All Around que permite que se puedan manejar corrientes elevadas con elementos de Silicio con un tamaño tan reducido sin que haya problemas como la electromigración.
Ahora mismo se usa la tecnología FinFET, que también surgió en su momento como tecnología que permitía fabricar transistores con dimensiones reducidas como los 14 nm. El tema es conseguir que siga habiendo "material" sobre el que dirigir los flujos de electrones. Si no es en el plano horizontal, que es el que más define la densidad de transistores en un nodo de fabricación, que sea en el plano vertical como en los FinFET o en el plano "volumétrico" como en el caso de GAA.
En la imagen se ilustra este punto. A medida que el canal se estrecha (nodos de menos nanómetros), se lleva la estructura al plano vertical. Por lo pronto, estamos en una fase temprana para asegurar si esta tecnología será viable y cómo será finalmente el proceso 2N de TSMC, pero este tipo de desarrollo precisa de años de investigación.
